一、差分对的布线规则与对称性控制

（一）等长原则

在高速PCB设计中，差分对的布线首先要遵循等长原则。两条差分信号线的长度应尽可能一致，以确保两个差分信号在传输过程中始终保持相反极性，减少共模分量。如果线长不等，信号传输过程中会产生相位差，导致共模噪声增大，影响信号质量。例如，在USB 3.2接口设计中，差分数据线对内走线长度严格等长，走线长度偏差控制在±5mil以内。

（二）等宽与等距原则

差分对的两条信号走线宽度需要保持一致，且它们之间的间距要保持不变，保持平行。这有助于维持差分线对的特性阻抗一致，使信号在传输过程中能稳定、均衡地进行，减少因阻抗不匹配引发的反射与失真现象。在实际布线中，要尽量避免差分线的间距忽远忽近，否则差分阻抗就会不一致，进而影响信号完整性及时间延迟。

（三）对称性控制

差分对的布线应保持对称性，使两条线路之间形成镜像。在布线时要考虑规划布线方式，避免障碍物，如过孔或无源器件，以保持差分对的对称性。此外，在走线的整个长度上使用相同的走线宽度，确保差分对走线之间的间距保持一致。

二、共模噪声抑制与差分阻抗计算

（一）共模噪声抑制

共模噪声是差分信号传输中常见的问题，它会导致信号质量下降。为了抑制共模噪声，可以采取以下措施：

1. 增加接地绝缘：在设计中使用绝缘放大器或绝缘变压器等元件，将信号的差模分离，避免差模信号对接地的影响。

2. 降低共模噪声：通过设计合适的滤波器、使用低噪声电源等方法来降低共模噪声的水平，减少差模干扰。

3. 优化接地电路：在PCB设计中，合理规划接地布局，减少接地路径，降低接地电阻，避免形成环路等不良影响。

（二）差分阻抗计算

差分阻抗是差分信号设计中的一个重要参数。对于无耦合的差分对，差分阻抗是单端传输线阻抗的2倍。在实际设计中，可以通过精确控制传输线的几何参数，如走线宽度、厚度、间距等，来实现所需的差分阻抗。此外，还可以使用现场解决工具（field solver）来设计走线间隔，方便地获得偶模和奇模阻抗值。

三、高速接口的差分设计实例

（一）USB 3.2接口的差分设计

在USB 3.2接口的PCB设计中，为了保证良好的信号质量，差分数据线走线应尽可能短、直，且在同一层面。差分数据线对内走线长度严格等长，走线长度偏差控制在±5mil以内。同时，要控制90±10%的均匀差分阻抗，并尽量在临近地平面的布线层走线且不要换层。此外，差分数据线走线应有完整的地平面层作为参考平面，不能跨平面分割，以减少反射和阻抗变化。

（二）PCIe 5.0接口的差分设计

对于PCIe 5.0接口，由于其高速传输特性，对差分信号的设计要求更为严格。在布线时，要确保差分对的长度匹配，避免因长度不一致导致的时序问题和抖动。同时，要严格控制差分阻抗，保持传输线的一致性。此外，为了减少串扰和电磁干扰，差分线对之间要有足够的隔离，或者通过GND隔离。