首页 > 技术资料 > 电子工程师必看:去耦电容制造工艺全解析

电子工程师必看:去耦电容制造工艺全解析

  • 2025-06-09 10:02:00
  • 浏览量:2

去耦电容虽小,却起着稳定电源电压、抑制电磁干扰的关键作用。那去耦电容到底是怎么制造出来的呢?下面,咱们就来揭开去耦电容制造工艺的神秘面纱。

 9(1).jpg

 一、材料选择:打好基础

 

制造去耦电容,材料选择是关键的第一步。常用的有陶瓷、钽、铝电解等材料。

 

   陶瓷去耦电容 :介电常数高、温度系数小、绝缘电阻高、体积小。其中,X7R 陶瓷电容是很多工程师的 “宠儿”,它的相对介电常数较高,能在较宽的温度和电压范围内工作,电容值范围也广。比如,在一些高速信号电路中,常看到 X7R 陶瓷去耦电容的身影。

   钽去耦电容 :体积小、高可靠性、低 ESR(等效串联电阻)。它在低频电路中表现出色,能有效滤除低频噪声。像在一些对电源稳定性要求极高的精密电路里,钽去耦电容常被用来做主要的滤波元件。

   铝电解去耦电容 :能提供较大的电容量,而且成本相对低。不过,它的高频性能差些,主要用在低频、大电流的电源电路中。比如,在一些开关电源的滤波电路里,铝电解电容常和陶瓷电容配合使用,铝电解电容先滤除低频纹波,再由陶瓷电容去除高频噪声。

 

 二、制造工艺:精细加工

 

  1. 薄膜沉积 :以钛酸锶钡(BST)为高介电常数薄膜材料、镧镍氧化物(LNO)为导电氧化物电极制造高介电常数薄膜去耦电容为例,先通过溅射法在溶液衍生的 LNO 电极上沉积 BST 薄膜。然后在富氧环境中,将 LNO 和 BST 薄膜在 650°C 下进行退火处理,这样就能得到电容密度高、漏电流低的去耦电容。

  2. 烧结与成型 :对于陶瓷去耦电容,先把陶瓷粉末和粘结剂混合,制成陶瓷浆料,然后把浆料压制成陶瓷片。在陶瓷片上印刷电极图案后,进行烧结。烧结温度一般在 1200 - 1400°C 左右,让陶瓷片致密化、电极和陶瓷片紧密结合。烧结后的陶瓷片经切割、成型,就得到初步的去耦电容形状。

  3. 封装 :不同的封装形式对应不同的工艺。对于表面贴装电容,常采用塑料封装。先把去耦电容芯片放在封装模具中,注入塑料封装材料,经过固化、整形等一系列工序,就得到表面贴装去耦电容成品,这种封装形式的电容安装方便、可靠性高,广泛用于各类电子产品。

 

 三、关键工艺控制点:确保性能

 

  1. 电极制备 :电极材料纯度得高,不然会影响电容的导电性能和可靠性。而且电极厚度要均匀,不然会降低电容的耐压性能。像有些高精度去耦电容,电极厚度偏差控制在极小范围内,以满足其在高端设备中的应用要求。

  2. 介质层质量 :介质层是去耦电容的核心部分。介质材料的纯度、均匀性、厚度等都会影响电容性能。介质层有气孔或杂质,会降低绝缘性能,甚至导致电容击穿。在制造高可靠性去耦电容时,对介质层质量控制极其严格。如一些用于航空航天领域的去耦电容,介质层经过多道严格检测,确保无缺陷。

  3. 封装质量 :封装要是不合格,去耦电容容易受潮、受腐蚀,进而影响性能。封装时得保证封装材料和电容芯片的良好粘结,封装体内不能有气泡。而且封装后的电容外形尺寸精度也很重要,要是尺寸不准,可能就装不进 PCB 板上的设计位置。

 

 四、新型集成去耦电容制造工艺:创新突破

 

为了满足小型化、高性能电子设备的需求,新型集成去耦电容制造工艺不断涌现。一种新型集成去耦电容采用填充聚合物材料的薄膜形式,通过光敏工艺,实现了直径 100μm 及以下的通孔。这种电容具有高达 65 的介电常数和低于 0.05 的损耗正切,以及 22 nF/cm² 的特定电容,可有效满足未来十年内手持和成本性能应用对去耦电容的需求。

XML 地图