在 PCB 设计中，即使工程师在布局布线时格外谨慎，也难免因疏忽或对工艺理解不足导致设计缺陷。DRC 作为 “自动质检工具”，依据预设的设计规则（如线宽、间距、过孔尺寸等）对 PCB 文件进行全面扫描，将隐藏的错误显性化。

其核心作用体现在三个方面：一是保障生产可行性，确保设计符合 PCB 制造商的工艺能力（如最小线宽、最小过孔孔径），避免因设计超出生产极限而被板厂退回；二是提升电气可靠性，通过检查短路、开路、阻抗不匹配等问题，减少电路调试阶段的故障；三是降低成本损失，据行业数据，设计阶段修正错误的成本仅为生产阶段的 1/10，DRC 能将大量错误拦截在投产前。

PCB 软件的 DRC 功能可覆盖从电气性能到生产工艺的多类检查项，主要包括：

• 线宽相关：检测走线宽度是否小于最小允许值（如电源走线过窄导致载流不足）、是否大于最大限制（如细信号线过宽造成空间浪费）。

• 间距相关：检查不同网络的导线、焊盘、过孔之间的距离是否满足最小间距要求，避免因间距过小导致生产时短路（如相邻焊盘间距小于 0.1mm，蚀刻后可能粘连）。

• 过孔与焊盘：验证过孔孔径是否符合工艺（如机械钻孔最小孔径 0.2mm）、焊盘大小是否与元器件引脚匹配、过孔与焊盘的距离是否合规。

• 覆铜检查：检测覆铜是否与导线 / 焊盘连接不良（如覆铜未与地网络连接）、覆铜是否存在孤岛（无电气连接的孤立铜箔）、覆铜与其他网络的间距是否足够。

• 丝印与阻焊：检查丝印是否覆盖焊盘（导致焊接困难）、阻焊层是否遗漏（暴露的铜箔易氧化）、丝印线宽是否过细（生产后无法清晰显示）。

• 电气连接：验证网络是否存在开路（未布线完成）、短路（不同网络意外连接）、未连接的元器件引脚等问题。

• 机械尺寸：检测 PCB 板框是否闭合、元器件是否超出板框范围、安装孔位置是否与机械结构冲突等。

DRC 自动检测的常见错误多与生产工艺和电气性能直接相关，典型案例包括：

• 焊盘短路：两个不同网络的焊盘间距过小（如 0.08mm），超出板厂的蚀刻精度（通常要求≥0.1mm），DRC 会提示 “Pad to Pad Clearance Violation”。此类错误在贴片元件密集区域（如 QFP 封装周围）易发生，生产后会导致元器件引脚短路，电路无法工作。

• 过孔间距过小：过孔之间的距离小于最小工艺值（如 0.15mm），钻孔时可能因钻头偏移导致孔壁相连，形成短路。DRC 会标记 “Via to Via Clearance Violation”，尤其在多层板的过孔密集区需重点关注。

• 线宽不足：电源走线宽度仅 0.1mm，而电路实际需要承载 1A 电流（对应最小线宽 0.3mm），DRC 会触发 “Width Constraint Violation”。此类错误会导致 PCB 工作时走线过热，甚至烧毁。

• 覆铜孤岛：地平面覆铜时因布线阻挡形成孤立的铜块（未与任何网络连接），DRC 会提示 “Isolated Copper”。孤岛不仅浪费 PCB 空间，还可能在高频电路中成为干扰源。

• 丝印覆盖焊盘：丝印线（如元器件位号）与焊盘重叠，DRC 检测到 “Silkscreen to Solder Mask Clearance Violation”。这会导致焊接时焊锡无法附着在被覆盖的焊盘区域，形成虚焊。

以 Altium Designer 为例，设置 DRC 规则需结合设计需求和板厂工艺能力，步骤如下：

1. 进入规则设置界面：在 PCB 编辑界面，点击菜单栏 “Design”→“Rules”，打开 “PCB Rules and Constraints Editor” 窗口。

2. 配置核心规则：

• 线宽（Width）：在 “Electrical”→“Width” 中，点击 “New Rule” 创建规则，设置 “Minimum”“Maximum”“Preferred” 值（如电源网络设为 0.3-0.5mm，信号网络设为 0.12-0.2mm），并指定适用网络（如 “Net Class=Power”）。

• 间距（Clearance）：在 “Electrical”→“Clearance” 中，设置不同对象间的最小间距（如导线与焊盘间距≥0.1mm，不同网络间距≥0.15mm），可按网络类型（如模拟地与数字地间距放大至 0.2mm）创建细分规则。

• 过孔（Via）：在 “Manufacturing”→“Via Size” 中，设置过孔最小孔径（如 0.2mm）和最小焊盘直径（如 0.4mm）。

• 焊盘（Pad）：在 “Manufacturing”→“Pad Size” 中，定义焊盘的最小尺寸（如贴片焊盘最小长度 0.6mm）。

• 丝印（Silkscreen）：在 “Manufacturing”→“Silkscreen Clearance” 中，设置丝印与焊盘的最小距离（如 0.1mm）。

3. 规则优先级设置：当多个规则对同一对象生效时（如某网络同时属于 “Power” 和 “High Speed” 类），可在规则列表中通过 “Priority” 调整优先级（数值越大优先级越高），确保关键规则优先生效。

4. 保存规则：点击 “OK” 保存设置，规则将应用于后续的 DRC 检查。

1. 启动检查：在 Altium 中点击菜单栏 “Tools”→“Design Rule Check”，在弹出窗口中勾选需要检查的规则类别（建议全选），点击 “Run Design Rule Check”。

2. 查看报告：检查完成后，软件自动生成 “DRC Report” 窗口，按错误类型分类显示（如 “Clearance”“Width”），点击错误项可在 PCB 视图中高亮定位。

3. 批量导出报告：将 DRC 报告导出为 HTML 或 TXT 格式，便于团队共享和记录修正过程。

• 优先处理致命错误：先修复短路、开路、线宽不足等影响电气性能的错误，再处理丝印偏移等次要问题。

• 利用过滤功能定位：在 PCB 界面点击 “Panels”→“Messages”，通过 “Filter” 筛选特定类型错误（如只显示 “Clearance” 错误），集中处理。

• 结合设计意图修正：若 DRC 提示 “过孔间距过小”，但实际为高速信号的接地过孔组（允许密集排列），可在规则中为该网络创建例外规则，避免误判。

• 修正后二次检查：每轮修正后重新运行 DRC，直至所有错误清零（允许少量因特殊需求设置的 “豁免项”，需标注原因）。

DRC 校验是 PCB 设计 “防错机制” 的核心，通过软件自动检查，能高效识别线宽不足、间距过小、焊盘短路等常见错误。对于新手而言，应养成 “布局后小检查，布线后全检查，交付前终检查” 的习惯，将 DRC 贯穿设计全流程。

需注意的是，DRC 规则并非一成不变，需根据板厂工艺（如最小线宽、过孔能力）和产品需求（如电源电流、信号频率）动态调整。开发前期的反复 DRC 检查，不仅能避免因设计问题被板厂拒单，更能从源头减少电路调试阶段的故障，是实现 “一次设计成功” 的关键保障。