飞线在 PCB 设计软件中是一把 “双刃剑”：

• 利：作为未布线网络的视觉提示，飞线能帮助设计者快速识别未完成的连接，在布局和布线阶段起到引导作用。例如，复杂电路中，飞线的颜色和走向可直观区分电源、接地和信号网络，辅助规划布线路径。

• 弊：若设计完成后仍存在大量飞线（未布线网络），说明电路存在连接缺失，直接导致 PCB 功能失效；而生产中出现的暂时性连线（如手工飞线），则会破坏 PCB 的结构完整性，增加接触不良、可靠性下降的风险，尤其在振动、高温环境中，故障概率极高。

因此，飞线应被视为 “待解决的问题” 而非 “可接受的状态”，设计目标是通过规范流程消除所有飞线，杜绝生产中的暂时性连线。

飞线（未布线网络）的残留和暂时性连线的产生，本质上是设计流程存在漏洞的体现，主要原因包括：

• 自动布线局限：Autorouter（自动布线器）在密集布局区域（如 BGA 底部、密脚连接器）可能因规则冲突（如线宽、间距限制）无法完成布线，留下飞线。例如，0.5mm 间距的 QFP 封装，若周边元件密集，自动布线可能对其中 2-3 根引脚放弃布线，形成飞线。

• 手动布线疏忽：设计者在手动布线时，可能遗漏部分网络（如次要的 GPIO 信号），或因路径规划不合理导致某段布线被其他导线阻断，形成飞线。

• 设计迭代不彻底：工程变更（ECN）时，若仅修改原理图而未同步更新 PCB 布线，会导致新增加的网络无布线，不得不通过飞线临时连接。例如，新增一个传感器接口，原理图更新后未在 PCB 中布线，调试时只能手工飞线连接。

• 测试需求的过度妥协：为验证某一功能，设计者可能在 PCB 上预留未布线的测试点，通过飞线临时连接进行调试，但后续未将调试结果固化到正式布线中，导致量产时仍依赖飞线。

• DRC 规则设置不当：若最小线宽、间距等规则设置过严（超出制造能力），布线时会频繁触发规则冲突，导致部分网络无法布线，形成飞线。例如，设置 0.1mm 线宽和 0.1mm 间距，但 PCB 制造商的最小工艺能力为 0.12mm，布线时必然出现大量飞线。

• 封装错误：元器件封装的引脚定义与原理图不符（如引脚序号颠倒），会导致布线完成后仍存在飞线（实际连接错误），不得不通过临时连线纠正。

消除飞线和暂时性连线的核心是 “预防为主”，通过设计流程的规范化，从源头减少问题：

• 预布线 DRC：在布线前，检查设计规则（线宽、间距、过孔等）是否与制造工艺匹配，避免因规则不合理导致布线失败。例如，与 PCB 厂商确认最小线宽为 0.12mm 后，将 DRC 规则中的线宽下限设为 0.12mm，而非 0.1mm。

• 实时 DRC 校验：布线过程中开启 “实时 DRC” 功能（如 Altium Designer 的 “Online DRC”），当布线违反规则时（如线距过近），软件会立即提示，避免因局部违规导致整体布线中断，形成飞线。

• 全流程 DRC 闭环：完成布线后，执行 “批量 DRC 检查”，确保所有网络均已布线，无悬空引脚（未连接的元器件引脚），并导出 DRC 报告存档，作为设计完整性的证明。

• 模块化布局：按功能分区布局（如电源模块、控制模块、接口模块），使同一功能的元器件集中摆放，缩短飞线长度，降低布线难度。例如，将 I2C 总线上的所有器件靠近放置，飞线会集中在小范围内，便于一次性完成布线。

• 优先处理关键网络：先完成电源、接地和高速信号网络的布线，这些网络通常飞线较长、影响范围广，提前解决可避免后期布线受阻。例如，电源网络飞线若横跨整个 PCB，可先通过敷铜或宽导线完成连接，再处理其他信号飞线。

• 预留布线通道：布局时在元器件之间预留至少 2-3 条布线通道（宽度≥2 倍线宽 + 间距），避免密集布局导致 “无布线空间”，减少飞线残留。例如，BGA 封装底部预留 “十字形” 布线通道，便于引脚引出，避免飞线堆积。

PCB 设计软件提供了多种工具限制悬空连线（飞线）的产生，以 Altium Designer 为例：

1. 设置网络布线完成度规则：

• 进入 “Design”→“Rules”→“Electrical”→“Unrouted Nets”；

• 勾选 “Report Unrouted Nets”，设置允许未布线的最大网络数量（通常设为 0），强制设计完成后无任何飞线。

2. 悬空引脚检查：

• 点击 “Tools”→“ERC”（电气规则检查），在 “Options” 中勾选 “Unconnected Pins”；

• 检查结果会列出所有未连接的元器件引脚（如芯片的空置引脚未接地或悬空），根据 datasheet 处理（接地、接电源或悬空），避免因引脚未定义导致的飞线。

3. 自动布线策略优化：

• 对于自动布线残留的飞线，进入 “Autorouter”→“Settings”，调整布线策略：

• 增加 “Via Count”（过孔数量）上限，允许自动布线通过跨层解决拥堵；

• 降低 “Routing Effort”（布线力度）至 “High”，延长计算时间以提高完成率；

• 自动布线后，手动处理剩余飞线，避免依赖自动布线的不完整性。

4. 封装库校验工具：

• 使用 “Library”→“Component Check” 验证封装引脚与原理图符号的一致性，避免因封装错误（如引脚序号颠倒）导致布线后仍存在飞线。

以某 51 单片机最小系统为例，对比两种设计方案：

• 设计缺陷：复位电路的电阻与单片机复位引脚之间未布线（存在飞线），设计人员未检查 DRC 报告，直接交付生产。

• 生产后果：PCB 焊接后发现复位功能失效，调试时通过手工飞线连接电阻与引脚，虽然临时解决问题，但飞线在振动环境中易脱落，且不符合量产标准。

• 避免措施：

• 布线前通过模块化布局，将复位电路元件（电阻、电容）紧邻单片机复位引脚放置，飞线长度≤5mm；

• 开启实时 DRC，确保电阻焊盘与引脚焊盘之间的布线（线宽 0.2mm，间距 0.2mm）符合规则；

• 完成布线后运行 DRC 检查，确认 “Unrouted Nets” 数量为 0，无悬空引脚。

• 效果：PCB 生产后无需任何临时连线，复位功能一次测试通过，可靠性显著提升。

飞线和暂时性连线的本质是设计不完整或不规范的体现，避免它们的核心在于 “从源头完善设计”：

• 严格执行 DRC 规则，确保设计符合制造工艺，消除布线障碍；

• 重视布局规划，通过模块化、通道预留等策略降低布线难度，减少飞线产生；

• 利用软件工具的检查功能，在设计阶段识别并处理所有未连接网络，拒绝将问题遗留到生产环节。

记住，优秀的 PCB 设计应是 “无飞线、无临时连线” 的完整作品，设计流程的每一步都应朝着 “一次性布线完成、功能一次验证通过” 的目标推进，这既是对设计质量的要求，也是提高生产效率、降低成本的关键。