新手在接触 PCB 设计时，常面临三重困境：一是对设计软件（如 Altium Designer、KiCad）的图层体系、布线规则理解模糊，操作时凭直觉而非规范；二是混淆 “能画出来” 与 “能制造出来” 的区别，忽视 PCB 工厂的工艺限制；三是缺乏全局思维，过度关注局部布线而忽略整体布局的合理性。

这些困扰直接导致设计文件交付后，出现 “设计合规但制造困难”“仿真通过但实物失效” 等问题。据某 PCB 厂商统计，新手设计的文件平均需要 2-3 次修改才能达到生产标准，其中 80% 的问题源于基础规范错误。

PCB 设计软件通常包含数十种图层（如信号层、电源层、丝印层、阻焊层），图层混乱是新手最常见的 “低级错误”，具体表现：

• 图层混用：将信号线绘制在丝印层（Top Overlay）或阻焊层（Top Solder Mask），导致实际生产时该线路无法形成导电铜箔。某新手设计的 Arduino 兼容板中，误将 I2C 信号线画在丝印层，成品板完全无法通信。

• 接地层当作普通信号层：在多层板的接地层（GND）上随意绘制信号线，割裂接地平面，破坏信号回流路径。例如，在 4 层板的内层 GND 上布线，导致高频信号辐射干扰增加 30dB。

• 忽略机械层定义：未在机械层（Mechanical Layer）绘制板框，或在多个机械层重复定义板框，导致 PCB 工厂无法确定实际尺寸。某设计因同时在机械层 1 和机械层 10 定义板框，工厂按最小尺寸生产，导致器件无法安装。

规避方法：

1. 设计前梳理图层功能，将常用图层（如顶层信号、底层信号、GND、丝印）固定分配，隐藏暂时不用的图层；

2. 利用软件的 “图层颜色区分” 功能，将信号层设为蓝色 / 绿色，丝印层设为黄色，阻焊层设为红色，通过视觉差异减少误操作；

3. 绘制完成后，单独查看各图层确认是否存在异常元素（如信号层无丝印字符、丝印层无导线）。

焊盘是器件与 PCB 连接的关键，其设计直接影响焊接可靠性和电气性能，新手常犯的问题包括：

• 焊盘尺寸不合理：焊盘直径小于器件引脚直径的 1.2 倍（如 0.8mm 引脚用 0.8mm 焊盘），导致焊接时焊锡量不足，易出现虚焊。某 0402 封装电阻的焊盘设计为 0.3mm×0.3mm（标准应为 0.4mm×0.5mm），回流焊后 20% 的电阻出现假焊。

• 过孔与焊盘重叠：在焊盘中心或边缘放置过孔，焊接时焊锡会通过过孔流失到 PCB 背面，形成 “焊盘空洞”。某 BGA 封装的焊盘中心误放 0.3mm 过孔，导致焊点强度下降 50%，振动测试中出现脱落。

• 异形焊盘未按规范设计：QFN、SOP 等封装的焊盘未遵循数据手册推荐尺寸，如 QFN 的裸露焊盘（Exposed Pad）面积小于封装底部散热焊盘，导致散热不良和焊接空洞。

规范标准：

• 直插器件焊盘直径 = 引脚直径 + 0.5mm（如 1mm 引脚对应 1.5mm 焊盘）；

• 贴片器件焊盘长度 = 元件长度 ×0.8，宽度 = 元件宽度 + 0.2mm（如 0603 电阻焊盘推荐 0.9mm×0.5mm）；

• 禁止在焊盘上放置过孔，若必须通过焊盘换层，需采用 “过孔偏离焊盘中心 + 阻焊覆盖过孔” 设计。

丝印字符（如器件标号、参数标识）是 PCB 装配和维护的重要参考，但新手常因 “视觉美观” 忽视其规范性：

• 字符重叠或模糊：U1、R1 等标号与电阻、电容的丝印重叠，或字符尺寸过小（如字高 0.8mm 以下），导致装配时无法识别器件位置。某电源板因 U2 与 C3 的丝印重叠，工人误将电容焊在芯片位置，造成短路烧毁。

• 字符覆盖焊盘：丝印字符部分或完全覆盖焊盘，焊接时阻焊层会阻止焊锡与焊盘结合，形成虚焊。某新手设计中，“+12V” 标识横跨 3 个电源焊盘，导致这 3 个焊点无一导通。

• 方向指示错误：极性器件（如电解电容、二极管）的丝印方向与器件实际极性相反，或遗漏极性标识（如二极管的阴极符号），导致装配时极性接反。

设计准则：

1. 丝印字符字高≥1.2mm，线宽≥0.2mm，确保清晰可辨；

2. 字符与焊盘边缘保持≥0.2mm 距离，避免覆盖；

3. 极性器件旁必须添加明确标识（如电容的 “+” 号、二极管的箭头），且与器件引脚位置严格对应；

4. 同一功能模块的器件（如运算放大器周边电阻电容），丝印按 “从左到右、从上到下” 顺序排列，便于装配检查。

设计规则检查（DRC）和电气规则检查（ERC）是发现设计缺陷的最后防线，新手常因 “赶进度” 或 “觉得简单” 跳过这一步：

• DRC 检查缺失：未设置线宽、间距、过孔等设计规则，或设置后未执行 DRC 检查，导致出现线宽不足（如电源线上用 0.1mm 细线）、间距过小（信号线与电源线间距 0.05mm，小于工厂最小间距 0.1mm）等问题。某设计因未做 DRC，存在 12 处线宽 < 0.1mm 的地方，工厂不得不加价 30% 进行特殊加工。

• ERC 检查忽视：忽略电气连接错误，如未连接的网络（Net）、短路的电源与地、悬空的输入引脚等。某 STM32 最小系统板因未做 ERC，复位引脚（NRST）悬空未接外部上拉电阻，导致芯片偶尔无法启动。

• 规则设置错误：DRC 规则设置与 PCB 工厂能力不匹配，如工厂最小线宽 0.1mm，设计规则设为 0.08mm，导致检查通过但无法生产。

正确流程：

1. 设计初期，根据 PCB 层数、铜厚、工厂工艺（咨询供应商获取 “设计规范表”）设置 DRC 规则（线宽≥0.1mm、间距≥0.1mm、过孔≥0.3mm）；

2. 布线完成后，先执行 ERC 检查，解决所有 “Error” 级别的电气错误（如短路、未连接网络）；

3. 执行 DRC 检查，逐一修改违反规则的项，允许少量 “Warning” 但必须确认不影响生产；

4. 导出 Gerber 文件后，用 CAM350 等工具二次检查，确保实际生产文件与设计一致。

PCB 制造和装配需要特定的工艺空间，新手常因忽视工艺边和板边定义，导致生产困难：

• 未预留工艺边：在 PCB 四周未留出 5-10mm 宽的工艺边（用于 SMT 产线的夹具固定），或工艺边上有器件、过孔，导致无法装夹。某小型传感器板因无工艺边，SMT 工厂只能手工焊接，生产成本增加 3 倍。

• 板边无定位孔：批量生产的 PCB 未在工艺边上设置 2-4 个定位孔（直径 1.5-3mm，无铜），导致 SMT 贴装时定位精度下降（误差 > 0.1mm），BGA 等密脚器件出现桥连。

• 板边与器件距离过近：器件（尤其是高大器件如电容、连接器）边缘到板边的距离 < 3mm，导致装配时器件超出 PCB 范围，或外壳无法安装。某 USB 连接器距离板边仅 1mm，外壳装配时挤压连接器导致引脚变形。

工艺规范：

1. 单块 PCB 尺寸 < 100mm×100mm 时，四周预留 5mm 工艺边；尺寸更大时，至少在长边两侧留工艺边；

2. 工艺边上禁止放置任何器件、过孔和铜箔，仅允许放置定位孔和板厂识别码；

3. 板边轮廓必须为封闭的连续线条，避免出现缺口或多余线段，确保工厂能准确识别板形。

新手避免上述错误的最佳方式是建立标准化设计流程，善用软件工具和模板：

• 使用官方封装库：优先采用元件厂商提供的封装库（如 TI 官网的 PCB Footprint）或软件自带的标准封装库，避免自制封装时的尺寸错误。例如，Altium Designer 的 “IPC Compliant Footprint Wizard” 可按 IPC 标准自动生成封装。

• 创建个人设计模板：将常用的图层设置、DRC 规则、工艺边、定位孔等固化为模板文件，新设计时直接调用。模板应包含：

• 预设的图层显示 / 隐藏状态；

• 符合工厂工艺的 DRC 规则（线宽、间距、过孔）；

• 带工艺边和定位孔的板框；

• 标准的丝印字符样式（字高、线宽）。

• 善用软件检查工具：Altium Designer 的 “Design Rule Check” 可生成详细的错误报告，KiCad 的 “DRC” 功能会实时标记违反规则的元素，新手应养成 “每小时保存并检查一次” 的习惯。

• 参考成熟设计案例：分析开源项目（如 Arduino、树莓派）的 PCB 文件，观察其图层管理、焊盘设计和丝印布局，模仿规范设计思路。

新手在 PCB 设计中犯错不可避免，但通过建立 “规范先行” 的思维，可大幅减少低级错误：

1. 敬畏工艺限制：记住 “设计的最终目的是生产”，所有设计决策需考虑 PCB 工厂的实际能力（可向供应商索要《PCB 设计规范》）；

2. 分步验证设计：将设计过程分为 “封装绘制→布局→布线→检查” 四步，每完成一步就用对应方法验证（如封装用卡尺比对实物、布线后做 DRC）；

3. 主动暴露错误：完成设计后，故意隐藏信号层查看丝印是否清晰，或打印 1:1 图纸覆盖在实物器件上，检查焊盘与器件是否匹配；

4. 积累错误案例：建立 “错误日志”，记录每次修改的问题及原因（如 “2023/10/10：QFN 焊盘过小导致虚焊，正确尺寸应为 5mm×5mm”），形成个人经验库。

PCB 设计的熟练度来自 “规范操作 + 刻意练习”，新手不必追求一次完美，但需从一开始就重视基础规范 —— 毕竟，纠正一个焊盘错误只需 10 分钟，而修改批量生产的不良板可能需要数周和数千元成本。