PCB 通孔根据结构和功能可分为四大类，各自适用场景不同：

• 通孔（Through Hole）：贯穿整个 PCB 的圆柱形孔，可连接所有层的电路。成本低、工艺简单，但会占用各层布线空间，适用于低频、低密度电路。例如，电源接口的引脚连接常用通孔，因其能承载大电流（通常 1A 以上）。

• 盲孔（Blind Via）：仅从 PCB 表面延伸至内部某一指定层，不穿透整个板。优点是节省内层空间，减少对其他层布线的干扰，常用于高密度 HDI 板。例如，手机主板的 BGA 芯片引脚与内层的连接多采用盲孔，避免占用底层布线资源。

• 埋孔（Buried Via）：完全位于 PCB 内部，连接两个或多个内层，表面不可见。需在层压前制作，工艺复杂度高，但能显著提升表面布线密度，适用于高阶 HDI 设计（如 Type III HDI）。例如，服务器主板的 CPU 内核电源层与接地层之间的连接常用埋孔，减少对信号层的干扰。

• 微孔（Micro Via）：孔径小于 0.15mm 的通孔（通常为 0.05-0.1mm），多采用激光钻孔工艺。主要用于高密度互连（HDI），支持超细间距器件（如 0.4mm pitch BGA）。例如，智能手表的 PCB 中，0.075mm 微孔可实现 100μm 线宽 / 间距的布线连接。

选型原则：低频、大电流场景优先用通孔；高密度、高速场景优先用盲孔 / 埋孔；超细间距器件必须用微孔。

通孔并非理想的 “零阻抗” 连接，其寄生参数会严重影响信号完整性，主要体现在：

• 寄生电感：通孔的桶状结构会产生约 0.5-2nH 的寄生电感（取决于长度和直径）。例如，一个长度 1mm、直径 0.3mm 的通孔，寄生电感约 1nH，在 1GHz 频率下会产生 X=2πfL≈6Ω 的阻抗，导致高速信号反射。

• 寄生电容：通孔与周围地层形成的电容（通常 0.1-0.5pF）会使信号在传输中产生延迟。例如，0.3pF 的寄生电容对 100Ω 阻抗的信号线，会引入 3ps 的额外延迟，在 10Gbps 高速信号中可能导致时序偏移。

• 阻抗不连续：通孔的特性阻抗（通常 30-70Ω）与信号线（50Ω 或 75Ω）存在差异，会引发信号反射。测试表明，一个未优化的通孔在 10GHz 频率下，反射损耗（RL）可低至 - 10dB，导致信号幅度衰减 20% 以上。

• 串扰风险：相邻通孔间的电磁耦合会产生串扰，尤其当间距小于 2 倍孔径时。例如，两个间距 0.5mm 的 0.3mm 通孔，在 1GHz 频率下串扰耦合量可达 - 25dB，干扰敏感信号。

通孔尺寸（孔径、焊盘直径、反焊盘直径）需平衡性能与工艺可行性，关键参数选择如下：

• 孔径（Drill Size）：常规通孔推荐 0.3-0.8mm（兼顾电流承载与工艺成本）；高密度设计可用 0.2-0.25mm（需确认 PCB 厂商能力）；微孔（<0.15mm）仅适用于 HDI 工艺。例如，0.4mm 孔径的通孔可承载约 2A 电流（铜厚 1oz），满足多数数字芯片的电源需求。

• 焊盘直径：通常为孔径 + 0.4mm（单边 0.2mm），如 0.3mm 孔径对应 0.7mm 焊盘，确保钻孔对准误差（通常 ±0.05mm）下仍有足够连接面积。

• 反焊盘（Anti-pad）：地层上围绕通孔的隔离区域，直径需为焊盘直径 + 0.2-0.5mm，避免通孔与地层短路。高速信号的反焊盘应适当加大（如 + 0.5mm），减少寄生电容。

过孔数量限制需考虑：

• 同一网络的过孔间距≥2 倍孔径，避免相互干扰；

• BGA 封装下的过孔阵列密度≤50 个 /cm²，防止影响焊点可靠性；

• 电源层上过孔总面积不超过该层面积的 30%，避免破坏电源平面的完整性。

高速信号（>5GHz）对通孔的寄生参数极为敏感，设计中需遵循 “能不用则不用” 的原则，具体策略：

• 减少过孔数量：单条高速信号线的过孔数量≤2 个，每增加一个过孔，插入损耗可能增加 0.5-1dB（10GHz 时）。例如，10Gbps 差分对若使用 3 个过孔，信号眼图张开度可能从 0.8UI 降至 0.5UI 以下。

• 避免信号换层：优先在同一层完成高速信号布线，必须换层时选择最短路径，且过孔位置远离信号完整性关键节点（如 BGA 引脚、连接器接口）。

• 过孔对称设计：差分信号的两个过孔需严格对称（间距、尺寸、周围环境一致），偏差控制在 0.05mm 以内，避免引入差分阻抗不匹配（允许偏差 < 5%）。

• 过孔补偿：对无法避免的过孔，可通过缩短过孔两侧的走线长度（通常减少 50-100mil）补偿其引入的延迟。例如，一个 1nH 电感的过孔对应约 5ps 延迟，需缩短 1mm 走线（信号传播速度约 200ps/mm）抵消。

• 禁用直角过孔：高速信号过孔周围避免直角走线，需采用 45° 或圆弧过渡，减少信号反射。

电源网络的过孔设计需确保电流均匀分配，避免单个过孔过载烧毁，核心方法：

• 多过孔并联：根据电流大小计算过孔数量，公式为：N = I / I_via（I_via 为单个过孔载流量）。例如，5A 电流下，0.4mm 孔径、1oz 铜厚的过孔（载流量约 1.5A）需至少 4 个（5/1.5≈3.3，向上取整为 4）。

• 均匀分布：过孔在电源走线上均匀排列，间距 =（走线宽度）×1-2 倍，确保电流分流均匀。例如，4mm 宽的电源走线配 4 个过孔，间距 1mm，形成 “一字型” 排列。

• 过孔与走线宽度匹配：过孔总截面积（N×π×d²/4）应≥电源走线截面积（宽度 × 铜厚）。例如，1oz 铜厚（0.035mm）、4mm 宽的走线对应截面积 0.14mm²，4 个 0.4mm 过孔（总面积 0.502mm²）可满足要求。

• 冗余设计：关键电源网络（如 CPU 内核电源）的过孔数量增加 20% 冗余，应对制造偏差。例如，计算需 5 个过孔时，实际放置 6 个。

热过孔（Thermal Via）用于将器件热量传导至内层或散热片，设计要点：

• 孔径与数量：推荐 0.3-0.5mm 孔径，数量根据器件功耗计算：每 1W 功耗需 8-10 个 0.4mm 热过孔（铜厚 1oz）。例如，5W 功率的芯片底部需 40-50 个热过孔。

• 阵列布局：热过孔呈矩阵排列，间距 0.8-1.5mm，覆盖器件散热焊盘的 80% 以上区域。例如，5mm×5mm 的 QFN 封装，采用 3×3 阵列（9 个过孔），间距 1.25mm。

• 散热焊盘连接：热过孔与器件散热焊盘的连接采用 “十字花” 或 “梅花形” 焊盘，增加散热路径同时避免焊接时焊锡流失。

• 地层连通：热过孔需贯穿所有地层，形成 “散热柱”，并在底层连接大面积散热铜皮，必要时配合金属散热块使用，可将器件结温降低 10-20℃。

多层板中，通孔与地层的相互作用直接影响电源完整性和信号屏蔽，设计原则：

• 单点接地过孔：模拟地、数字地等不同地层的连接需通过单个过孔（而非多个），避免形成地环路。例如，数模混合板中，AGND 与 DGND 仅在电源入口处通过一个 0Ω 电阻 + 过孔连接。

• 地层过孔隔离：信号过孔周围的地层需设置反焊盘，直径 = 过孔焊盘直径 + 0.4mm（高速信号可增至 + 0.8mm），防止地层电流干扰信号。例如，10GHz 信号过孔的反焊盘直径应≥1mm，减少寄生电容。

• 避免地层割裂：过孔阵列（如 BGA 下的过孔）需均匀分布，单个过孔的反焊盘面积≤地层面积的 1%，防止地层被分割成多个区域，影响接地效果。

• 电源地层过孔配对：每个电源过孔旁需就近（距离 <2mm）设置至少一个接地过孔，形成 “电源 - 地” 回流路径，降低回路电感。例如，DDR 内存的 VDD 过孔旁必须配一个 GND 过孔，间距≤1mm。

通孔设计需兼顾性能与制造成本，工艺可行性要点：

• 孔径与板厚比：常规机械钻孔的孔径 / 板厚比≤1:10（如 1.6mm 板厚对应最小孔径 0.16mm），超过此比例需用激光钻孔（成本增加 30% 以上）。

• 过孔间距：最小过孔间距≥0.2mm（机械钻孔）或 0.1mm（激光钻孔），否则可能导致钻孔偏位、孔壁坍塌。

• 堵孔与盖孔工艺：高密度 PCB 中的微孔需采用树脂堵孔 + 电镀工艺，成本增加约 20%，但可避免焊锡流入孔内导致短路。

• 铜厚与孔壁质量：大电流过孔需确保孔壁铜厚≥20μm，可通过二次电镀实现，但会使成本上升 15%。

• 设计规则匹配：提前与 PCB 厂商确认其工艺能力（如最小孔径、最大过孔数量），将设计规则设置为厂商规格的 1.2 倍（留有余量），避免后期修改。

例如，某 6 层 HDI 板设计中，原计划使用 0.1mm 激光微孔，但厂商最小能力为 0.12mm，最终修改设计后，虽增加了 5% 的布线面积，但避免了成本增加和工期延误。

通孔设计是 PCB 工程中的 “细节艺术”，需在电气性能、空间利用率和制造成本之间找到平衡。高速场景下需极致优化寄生参数，电源与散热设计中需关注均流与热传导，而制造可行性则是设计落地的前提。工程师应根据具体电路需求，结合仿真工具与生产经验，制定针对性的通孔策略。